線上影音
Home > ANSYS Designer 教學 > Power Noise Model and Power Electronics Application
本文始於2010年，並於2013,2014,與2017陸續更新。電路系統模擬時，一般無法得到每個電路模塊(每顆IC)的精準模型與合理的測試pattern，以致於就算有考慮PI，模擬所得到的電源雜訊成份(from DC-DC and SSN)還是與實際有差距，本文將討論兩個方法來建立系統的電源模型，也就是帶有雜訊成份的非理想電源模型。
-
1.2.1 完成的電路圖
1.2.2 時域模擬結果
-
建立簡易的DC-DC電路模型
-
問題與討論
1.1. 先以頻譜分析儀量出欲模擬模塊所看到的實際電源成份
1.2. 以Designer合成出一個含有系統雜訊成份的電源輸入
假設我們在1.8V電源上透過頻譜儀實測可量到的雜訊成份是27MHz與135MHz，可以從Designer的Project Manager window內Components頁的Circuit Elements \ Independent Sources \ 取得V_DC、V_SIN、P_SIN這幾個物件，分別建立直流與交流電壓源成份，再予以耦合(coupling)
1.2.1 完成的電路圖如下所示
這個電路圖乍看之下很簡單，但其實有很多關鍵，比方：為什麼需要有R39?為何需要有C45、C49，其值取多少恰當，對AC成份的衰減影響? 這部份不難，留給讀者自己去試試找出答案
V_SIN、P_SIN物件，本身就有提供一個DC成份的設定項，但不管設多少，模擬結果的直流成份都還是0V，所以還是要透過外加V_DC物件來加入直流成份。這是因為DC item just for [DC analysis] in Designer\Nexxim
1.2.2 時域模擬結果
在DC=1.8V上，同時載有27MHz與135MHz的noise
讀者可以試試，若只有DC=1.8V或DC=1.8V+AC 100mV@27MHz會是什麼樣子?
另外，2020起，ANSYS提供了另一好用的新工具CMA，便於產生含任意指定成份的電源電流模型。
1.2.3 頻域模擬結果
這個結果看來很平常，讀者可能覺得沒什麼難的，只要電路圖畫對，跑完Transient Analysis後，就可以從Results點滑鼠右鍵選Create Standard Report \ Rectangular Plot看到27MHz與135MHz。
您可以自己試試看，跑出的結果可能只會看到27MHz那一根，而看不到135MHz那一根，why?
眼尖的讀者應該已經看出 ：
[Stop Time]-[Start Time] = T, and Resolution Bandwidth (RBW) = 1/T。
RBW * #Harmonics = Max. freq.。
RBW值越小，頻域顯示越精確(解析度越高)，越能正確抓到雜訊頻點。
Refer to : 如何正確地得到訊號的頻譜成份?
1.3 Exportresult [Data Table]，即可讓SIwave匯入當[Frequency Dependent] Voltage Source供給欲模擬的模塊使用
-
建立簡易的DC-DC電路模型
Designer可以支持HSPICE，但對於一般的系統工程師較困難的是， 如何取得原件的SPICE參數。建議各位讀者在閱讀以下單元前，先去買一本書[CMOS電路模擬與設計--使用HSPICE，鍾文耀 編註，全華]
2.1 升壓型(Boost) DC-DC
2.1.1 選擇MOS Model
從Designer\Nexxim的Project Manager window內Components頁的Nexxim Circuit Elements \ MOSFETs選擇MOS Model。會看到FET SPICE model版本隨製程的演進，如SPICE Level 2、BSIM 3、BSIM 4、Level 62、Level 64、Level 66、Level 66A、Level 99。BSIM是指Berkeley Short Channel IGFET MODEL，主要供次微米元件模型用；此模型包含通道寬度與長度的靈敏度因素。
第二世代FET模型：BSIM 1 (Level 13)、Level 28、BSIM 2 (Level 39)，適用於通道長度~2um以下的元件
第三世代FET模型：BSIM 3V3 (Level 49)、MOS Model 9我們要做的是電力電子領域的模擬，選用的是功率元件MOS、Diode，所以用Level 1~3的SPICE model即可。
2.1.2 輸入MOS元件的SPICE參數
選擇[Level01_NMOS] model，並且在[Properties Window]內的[MOD]輸入"model name=NFET"，[L]輸入0.5um，[W]輸入5um，再於[CoSimDefinition]內按[Edit]，定義[NFET]的NMOS SPICE parameter。
KP = Process Transconductance Parameter
VTO = (Zero Bias) Threshold Voltage
L = MOS gate length
W = MOS gate width
2.1.3 選擇Diode Model
2.1.4 輸入Diode元件的SPICE參數
IS = Saturation current
N = Emission coefficient
RS = Series resistance
CJO = Junction capacitance
TT = Transit time
BV = Reverse bias breakdown voltage
IBV = Reverse bias breakdown current
2.1.5 檢視整個完成後的SPICE Netlist：Circuit \ Browse Netlist (以下所示即為SPICE語法)
2.1.6 輸出電壓(Vo)波形與匯出Data Table
Continuous-Conduction Mode (CCM)
Discontinue-Conduction Mode (DCM)
2.2 降壓型(Buck) DC-DC
2.2.1 Continuous-Conduction Mode (heavy loading)
2.2.1 Discontinue-Conduction Mode (light loading)
在模擬系統的電源輸入端(VRM)代入DC-DC model，被模擬模塊附近的電壓饋入點以耦合的方式引入所量到的電源雜訊成份，用以引入被模擬區塊(如主IC)本身因數位動作所產生的雜訊。
-
問題與討論
4.1 Designer比起HSPICE有何優勢?
Ans：物件導向的操作介面，便於非IC設計背景的系統工程師或模擬工程師使用。
可使用如state-space的不同模擬技術，速度更快，並有多種演算法可以enforce passivity與causality。
Designer+HFSS或SIwave可以實現[Push Excitation]技術，即把時域訊號模擬結果透過FFT轉換，作為EM solver的真實激發源
4.2 如果遇到模擬不收斂，該如何處理?
Ans：
4.1.1 首先確認project內是否有model因non-passive或non-causal造成模擬不收斂
4.1.2 查HELP內的[S-element options]，有[s_element.convolution]這個指令，可以讓Nexxim用state space以外的convolution技術幫助模擬收斂
4.1.3 基於模擬過程中所提示的錯誤訊息，可以設solution option增加Max. Newton-Raphson iterations、Absolute error tolerance for I, V，或是把[Error reference]從[alllocal]改成[allglobal]
4.3 除了上網搜尋，軟體是否有內建其他元件庫?
Ans： 搜尋軟體安裝路徑C:\Program Files\AnsysEM\AnsysEM19.0\Win64\syslib\Vendor Elements下，有個Vendor_Libraries.zip，把它解壓縮
然後再次打開Designer circuit，就可以看到一堆vender library，多到讓你驚豔。(這些library自R17就有)
該元件庫路徑下，可以找到這些元件的.lib檔案。比方Coilcraft的power inductor model，就如同其官網的Pspice描述語法
4.4 如何得到可以輸入ESR與initial current的CL component?
Ans：
